تصميم التماثلية أو الرقمية في PLL:

تصميم التماثلية أو الرقمية في PLL:

لقد تتطور أداء الحلقات المقفلة الطور التماثلية “PLLs” بشكل كبير مع ترددات التشغيل التي تمتد إلى “8 جيجاهرتز” وما بعده، حيث ظهرت “PLLs” الرقمية القائمة على التوليف الرقمي المباشر “DDS” كبدائل في تطبيقات معينة، حيث ينفذ “PLL” الرقمي كتل بناء “PLL” التقليدية باستخدام المنطق الرقمي، وهناك العديد من الطرق لتنفيذ “PLL” الرقمي، لكنَّ التركيز يكون على بنيات “PLL” الرقمية القائمة على “DDS”.

على سبيل المثال الحاجز المرجعي الذي يقلل من وتيرة الإشارة الواردة قبل انتقالها إلى كاشف الطور، هو نفسه الموجود في “PLL” التماثلي، ويلعب إعداد الحاجز المرجعي دوراً رئيسياً في سلوك “PLL”، وإذا كان يجب على المصمم استخدام مقسم مرجعي كبير وتردد كاشف منخفض الطور لتوليد الناتج المطلوب، فسيتم تقييد النطاق الترددي الأقصى للحلقة.

في “PLL” التماثلي، يولد كاشف الطور نبضات تيار ضخ لأسفل، والتي تتناسب مدتها مع فرق الطور بين الإشارة المرجعية وإشارة التغذية المرتدة، ومع ذلك في “PLL” الرقمي يكون ناتج كاشف الطور رقماً رقمياً يتناسب مع فرق الوقت بين حواف الإشارة المرجعية الواردة وإشارة التغذية المرتدة، كما يتم إرسال هذه الكلمات الرقمية إلى مرشح الحلقة الرقمية، والذي يقوم بتصفية ناتح كاشف الطور.

نظراً لأنّ معلمات مرشح الحلقة هي معاملات عددية، فيمكن تغييرها بسهولة، وعلى عكس “PLL” التماثلية لا يوجد حد عملي لحجمها، وبالإضافة إلى ذلك لا يعاني كاشف الطور الرقمي من الضوضاء الحرارية أو التقادم أو الانجراف وعدم تطابق أو تسرب مضخة الشحن.

يُعد مرشح إعادة البناء مكوناً مهماً غير موجود في “PLL” التماثلي، حيث يقوم مرشح التمرير المنخفض هذا بإزالة محتوى التردد فوق تردد الناتج الأساسي، وتاركاً فقط الموجة الجيبية المرغوبة، ومرشح تمرير منخفض من الرتبة الخامسة أو السابعة أمر شائع، واعتماداً على متطلبات التصفية ومدى قرب تردد الناتج من تردد “Nyquist”، كما يمكن بعد ذلك تغذية هذه الموجة الجيبية في مخزن مؤقت للتدفق لإنتاج ناتج ساعة موجة مربعة.

تتفوق “PLL” الرقمي في تطبيقات ترجمة التردد، فعلى سبيل المثال تتطلب ترجمة تردد الساعة للشبكات “19.44 ميجاهرتز” إلى “156.25 ميجاهرتز” تقسيم الإشارة الواردة وتشغيل كاشف الطور عند “10 كيلو هرتز”، ومن أجل الحفاظ على استقرار الحلقة يتم تقييد عرض النطاق الترددي الأقصى لحلقة “PLL” عادةً إلى حوالي “1/10” من تردد كاشف الطور، أو “1 كيلو هرتز” في هذه الحالة.

يمكن أن تساعد “Fractional-N PLLs” عن طريق الحفاظ على تردد كاشف الطور مرتفعاً، ولكنّها تقدم مشاكل خاصة بها، وفي “PLL” التماثلية، تتطلب النطاقات المنخفضة الحلقة مكونات مرشح حلقة ضخمة، والتي لا تشغل مساحة اللوحة فحسب، بل تؤدي إلى الرنين الذاتي والميكروفونات عند استخدام المكثفات.

يمكن أن يكون لـ “PLL” الرقمي حافزاً مرجعياً بسبب الخطوات المحدودة لتصحيح الطور، ولكن يمكن قمع هذا الحافز بسهولة أكبر لأنّ مرشح الحلقة الرقمية يجعل من السهل تنفيذ عروض نطاق حلقة صغيرة جداً أقل من “1 هرتز”، ونظراً لأنّ خصائص الحلقة يتم تحديدها بواسطة المعاملات الرقمية، فإنّ ديناميكيات الحلقة يتم التحكم فيها بشكل أكثر إحكامًا مما هو عليه في “PLL” التماثلي.

نظراً لأنّ معلمات الحلقة قابلة للبرمجة في “PLL” الرقمي، يمكن للمستخدم الحفاظ على نفس وظيفة نقل الحلقة لمجموعة متنوعة من الشروط، ويمكن تحسين مرشح الحلقة لعرض نطاق الحلقة الثابت وهامش الطور لكلتا الحالتين، والأهم من ذلك يمكن ضبط معلمات الحلقة بمجرد برمجة التسجيلات بدلاً من تغيير المكونات.

يتمتع “PLL” الرقمي المستند إلى “DDS” بميزة ساعة نظام “DAC” عالية السرعة للمراقبة المرجعية، ويمكن استخدام هذه الساعة للإفراط في أخذ عينات من المدخلات المرجعية، وتسمح باكتشاف انجراف أو فشل الساعة المرجعية، وبمجرد اكتشاف الفشل يمكن للجهاز إمّا تبديل المدخلات تلقائياً أو الانتقال إلى وضع الانتظار، واستقرار ساعة النواتج في وضع الاحتفاظ هو نفس استقرار ساعة النظام.

إنّ وجود توتنهام “DAC” هو عيب محتمل في “PLLs” الرقمية، لكن مرشح إعادة البناء منخفض التمرير فعال للغاية في القضاء على هذه، كما أنّه من الممكن الحصول على نتوءات “DAC” عالية المستوى عند أو أقل من تردد الناتج المطلوب، فإنّ هذه النتوءات غالباً ما تكون أقل بكثير من 70 ديسيبل في السعة، وإذا كان تردد الناتج قريباً من معدل “DAC Nyquist”، فيجب على المصمم أن يكون حريصاً على اختيار تردد ساعة النظام بحيث لا تكون النتوءات ذات الترتيب الأدنى قريبة من تردد الناتج المطلوب، ممّا يسمح لها بالترشيح بشكل فعال.

في أكثر التطبيقات تطلباً، يمكن استخدام مذبذب عالي التردد لتوفير ساعة نظام “DAC” بسرعة “800 ميجاهرتز” إلى “1000 ميجاهرتز” مباشرة، ومع ذلك فإنّ القليل من التطبيقات تتطلب أداءها، كما تتميز العديد من “PLLs” الرقمية بمضاعف ساعة “PLL” التماثلي الذي ينتج أرقام ضوضاء المرحلة المقبولة للعديد من التطبيقات.

في هذه الحالات يمكن للمصمم تشغيل “PLL” على مدار الساعة لنظام “DAC” مع بلورة “16 ميجاهرتز” أو “25 ميجاهرتز”، أو مع مذبذبات بلورية في نطاق “16 ميجاهرتز” إلى “100 ميجاهرتز”، ممّا يسمح لـ “PLL” الموجود على اللوحة بإنشاء ساعة نظام “1 جيجاهرتز”، وفي هذه الحالة فإنّ ضوضاء “PLL” الموجودة على اللوحة هي المساهم الأساسي في تشويش النواتج.

للتغلب على قيود أي من تصميم “PLL” من الممكن الجمع بين “PLL” رقمي متبوعاً بـ “PLL” تماثلي، ويمكن لـ “PLL” الرقمي التعامل مع تبديل الساعة ونسب التردد الصعبة، بينما يمكن استخدام التماثلية لزيادة توهين النبضات ومضاعفة الترددات الأعلى، وتنفيذ توزيع الساعة، ولذلك في الأنظمة التي لا يلزم فيها الاحتفاظ بالتبديل والتبديل المرجعي وإعادة تكوين الحلقة، فإنّ “PLL” التماثلي يقدم خيارًا جذاباً واحداً يسمح بترددات ناتج أعلى.

من ناحية أخرى، يتفوق “PLL” الرقمي في تطبيقات تسجيل الوقت الزائدة، حيث يلزم التبديل السلس وديناميكيات الحلقة التي يتم التحكم فيها جيداً، كما تسمح مرونتها وإعادة تكوينها الديناميكي بترددات مختلفة على المدخلات المرجعية، ويتعامل “PLL” الرقمي المستند إلى “DDS” مع الترددات المرجعية المنخفضة بشكل جيد للغاية.

• “DDS” هي اختصار لـ “Digital Direct Synchronous”.